Percobaan 3




1. Jurnal [Kembali]





2. Alat dan Bahan [Kembali]

2.1. Alat

1. Jumper




2. Panel DL 2203D 
3. Panel DL 2203C 
4. Panel DL 2203S



2.2. Bahan

1. IC 74193


IC 74193 adalah IC pencacah biner MODULO-16 Up/Down sinkron 4-bit yang dapat disetel sebelumnya  . IC74193 memiliki dua pin input jam yang terpisah untuk menghitung dan menghitung mundur, outputnya sinkron dengan input jam. Terminal Count Up & Terminal Count Down terpisah disediakan yang berguna untuk merancang counter yang lebih tinggi atau mengalirkan IC74193. Pin master reset disediakan untuk mereset seluruh IC & juga pin input beban paralel rendah aktif tersedia untuk mulai menghitung dengan nomor berapa pun

2. IC 74192



IC 74192 adalah Penghitung Dekade 4-Bit Atas/Bawah Sinkron yang Dapat Disetel sebelumnya.
Prasetel penghitung ke nomor pada input data prasetel (Input A - Input D) dilakukan dengan input beban paralel asinkron RENDAH (Beban). Penghitung bertambah pada transisi rendah ke tinggi dari input UP (dan level tinggi pada Clock-DOWN) dan dikurangi pada transisi rendah ke tinggi dari input DOWN (dan level tinggi pada input UP). Level tinggi pada input CLR mengesampingkan input lainnya untuk mengosongkan penghitung ke keadaan nol. Terminal Count up (CO) menjadi rendah setengah periode jam sebelum hitungan nol tercapai dan kembali ke level tinggi pada hitungan nol.
Terminal Hitung Mundur (BO) dalam mode hitung mundur juga menjadi rendah setengah periode jam sebelum hitungan maksimum (9 di 74192) dan kembali ke tinggi pada hitungan maksimum. Cascading dilakukan dengan menghubungkan output CO [carry] dan BO [borrow] dari pencacah yang kurang signifikan ke input Clock-Up [UP] dan Clock-Down [DOWN], masing-masing, dari pencacah paling signifikan berikutnya.

3. Rangkaian [Kembali]

3.1. Percobaan 3A


3.2. Percobaan 3B



4. Prinsip Kerja Rangkaian [Kembali]

Pada percobaan 3 menggunakan rangkaian syncronous binary counter. pada kali ini ic yang digunakan adalah IC 74192 dan IC 74193. dimana vcc mengaliri switc SPDT dan Switch tersebut akan dialirkan langsung pada setiap input pada IC 74192 dan input IC 74193. sehingga perubahan pada output serentak dikarrenakan tidak adanya input yang tergantung dengan output ic sebelumnya.

Ketika input UP Clock dan input down berlogika 1 maka output akan counter up, begitupun sebaliknya ketika input down Clock dan input UP berlogika 1 maka output akan counter down


5. Video Percobaan [Kembali]

5.1. Percobaan 3A



5.2. Percobaan 3B




6. Analisa [Kembali]

6.1. Analisa output percobaan berdasarkan IC yang digunakan.
       jawab :
       Pada percobaan 3 yang digunakan ada 2 IC yang berbeda, yaitu IC 74192 dan IC 74193. Dimana IC keduanya adallah IC counter. output IC 74192 hanya mampu menghitung biner hingga batas maksimal nilai ddesimal 9, sedangkan IC 74193 dapat menghitung biner hingga batas maksimal nilai desimal 15. untuk membuat rangkaian counter UP, maka input UP dihubungkan ke clock dan input down berlogika 1, sebaliknya untuk merakit rangkaian counter down input down dihubungkan ke clock dan up berlogika 1.

6.2. Analisa hasil percobaan pada kondisi 3 dan 4.
       Jawab :
      a) Percobaan 3A
a.1) kondisi 3, saklar S0 hingga S3 berlogika 0, sehingga PL aktif dikarenakan PL aktif low sehingga ketika input 0 maka PL akan aktif, sehingga ketika salah satu saklar s4 hingga s7 dihidupkan maka output akan hidup tetapi tidak counter.

a.2) kondisi 4, Saklar S0 berlogika 0, S1 Clock dan S2 S3 berlogika 1, sehingga input UP kondisi Clock dan input Down berlogika 1 sehingga pada kondisi ini, rangkaian adalah counter up, sehingga output akan hidup dan counter dari 0-9 untuk output IC 74192, dan pada output IC 74193 akan hidup dan counter dari 0-15.

       b) Percobaan 3B
b.1) kondisi 3, saklar S0, S1, dan S3 berlogika 0, dan S2 berlogika 1 dikarenakan input PL berlogika 0 , dikarenakan PL aktif low sehingga ketika input 0 maka PL akan aktif, sehingga ketika salah satu saklar s4 hingga s7 dihidupkan maka output akan hidup tetapi tidak counter.

b.2) kondisi 4, Saklar S0, S2 dan S4 berlogika 1, dan S1 berlogika 0 sehingga input CLR berlogika 1, dan Clear aktif, mengakibatkan outpuut tidak akan hidup.

7. Link Download [Kembali]