2.1. Alat
1. Jumper
2. Panel DL 2203D
3. Panel DL 2203C
4. Panel DL 2203S
2.2. Bahan
1. IC 74111
74111 dual JK flip-flop menampilkan J, K, clock, dan set asinkron individual serta input yang jelas ke setiap flip-flop. Ini berisi dua flip-flop JK independen yang dipicu oleh tepi negatif dengan JK individual, jam, dan input langsung yang jelas. IC 74111 memiliki rentang tegangan kerja yang luas, rentang kondisi kerja yang luas, dan secara langsung berinteraksi dengan CMOS, NMOS, dan TTL. Output dari IC selalu datang dalam TTL yang membuatnya mudah untuk bekerja dengan perangkat TTL lain dan mikrokontroler
Pada
percobaan kali ini ada 11 switch SPDT yang digunakan, dimana switch
spdt 1-8 dihubungkan ke input S pada setiap JK Flip Flop, switch spdt ke
9 dihubungkan ke salah satu input gerbang AND , switch 10 dihubungkan
ke input J dan input inverter yang akan dihubungkan ke input K pada
inputan JK Flip Flop pertama hal ini betujuan untuk membuat input j dan K selalu berbeda,
dan input J serta K pada JK Flip Flop selanjutnya terhubung ke output Q
dan Q' pada JK flip flop sebelumnya, sedangkan switch SPDT terakhir
dihubungkan ke input R Setiap JK Flip Flop.
pada
kondisi yang didapat input R pada setiap JK flip flop berlogika 0
sehingga Reset pada setiap JK Fllip Flop aktif, menyebabkan output q'
berlogika 1 sehingga output Q berlogika 0 dan menjadikan LED tidak akan
hidup.
Rangkaian akan menjadi SISO, SIPO, PISO, dan PIPO sesuai dengan inputan yang diberikan pada masing masing input pada JK Flip Flop
6.1. Analisa output yang dihasilkan tiap tiap kondisi
Jawab :
1. Kondisi 1
Pada kondisi 1, output yang didapatkan adalah kondisi SISO (Serial In Serial Out). Pada kondisi ini set dan reset tidak aktif, dan gerbang AND menghasilkan output clock yang dihubungkan ke tiap tiap input clk, sehingga saat memasukkan data (pada input J) ketika clock rise time maka data akan masuk secara satu persatu (serial) dan bergeser. lalu menambahkan input 0 pada input J untuk mengeluarkan data pada output secara serial.
2. Kondisi 2
Pada kondisi 2, output yang didapatkan adalah kondisi SIPO (Serial In Paralel Out), pada kondisi ini reset dan set tidak aktif dan gerbang AND hanya mengeluarkan output clock hingga data selesai dimasukkan, lalu gerbang and mengeluarkan output 0 setelahnya, menyebabkan ipit clock hanya berinput clock hingga sampai data selesai dimasukkan, sehingga rangkaian akan menjadi SIPO, dimana data masuk secara serial dan keluar secara paralel.
3. Kondisi 3
Pada kondisi 3, output yang didapatkan adalah kondisi PISO (Paralel In Paralel Out), pada kondisi ini input J berlogika 1 sejak awal dan gerbang and mengeluarkan output clock, data dimasukkan melalui input set, dikarenakan setiap input set JK Flip Flop terpisah dan langsung terhubung ke switch Spdt maka data akan masuk secara paralel , dan dikarenakan adanya clock pada input clock makasetiap clock rise time maka data akan berpindah satu persatu keluar (PISO)
4. Kondisi 4
Pada kondisi 4, output yang didapatan adalah PIPO ( Paralel in Paralel Out), pada kondisi ini reset, J dan gerbang and tidak aktif, sehingga input clock 0, dan data dimaasukkan melalui input set dan masing masing JK Flip Flop, sehingga data masuk serentak dan keluar serentak karena tidak ada clock.
6.2. Jika gerbang AND pada rangkaian di hapus, sumber clock dihubung langsung ke flip flop, bandingkan output yang didapatkan.
Jawab :
output yang didapatkan pada setiap kondisi saat gerbang and dihapuskan adalah setiap kondisi menjadi SISO (Serial in Serial Out) dikarenakan clock yang konstan berinput clock
